ソケット | AMD Socket G34 | Intel Socket 1356 |
---|---|---|
プロセスサイズ | 32 nm | 32 nm |
トランジスタ | 2,400 million | 1,270 million |
ダイサイズ | 316 mm² | 294 mm² |
パッケージ | — | — |
鋳造所 | — | Intel |
周波数 | 2.6 GHz | 1900 MHz |
---|---|---|
ターボクロック | up to 3.3 GHz | up to 2.4 GHz |
ベースクロック | 200 MHz | 100 MHz |
乗数 | 13.0x | 19.0x |
マルチプライヤロック解除 | No | No |
TDP | 140 W | 95 W |
電圧 | — | 1.35 V |
市場 | Server/Workstation | Server/Workstation |
---|---|---|
生産状況 | End-of-life | unknown |
発売日 | Nov 14th, 2011 | May 14th, 2012 |
コードネーム | Interlagos | Sandy Bridge-EN |
世代 | Opteron | Xeon E5 |
パーツ | OS6282YETGGGU | SR0LN |
メモリサポート | DDR3 | DDR3 |
ECCメモリ | No | Yes |
PCIエクスプレス | Gen 2 | — |
コア数 | 16 | 6 |
---|---|---|
スレッド数 | 16 | 12 |
SMP # CPUs | 4 | 2 |
統合グラフィックス | — | — |
キャッシュ L1 | 768K | 64K (per core) |
---|---|---|
キャッシュ L2 | 16MB | 256K (per core) |
キャッシュ L3 | 8MB (per die) | 15MB (shared) |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). 8MB L3 cache shared per eight cores (per die). 14MB total L3 cache available when using HT Assist. | — |
---|
AES | Yes | — |
---|---|---|
AES-NI | — | Yes |
AMD-V | Yes | — |
AMD64 | Yes | — |
AVX | Yes | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
EIST | — | Yes |
EVP | Yes | — |
FMA4 | Yes | — |
HTT | — | Yes |
Intel 64 | — | Yes |
MMX | Yes | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | — |
SSE4.2 | Yes | Yes |
SSE4A | Yes | — |
SSSE3 | Yes | Yes |
TXT | — | Yes |
VT-d | — | Yes |
VT-x | — | Yes |
XD bit | — | Yes |
XOP | Yes | — |