ソケット | AMD Socket G34 | AMD Socket AM4 |
---|---|---|
プロセスサイズ | 32 nm | 12 nm |
トランジスタ | 2,400 million | 4,940 million |
ダイサイズ | 316 mm² | 210 mm² |
パッケージ | — | µOPGA-1331 |
鋳造所 | — | GlobalFoundries |
tJMax | — | 95°C |
周波数 | 2.3 GHz | 3.7 GHz |
---|---|---|
ターボクロック | up to 3.2 GHz | up to 4.2 GHz |
ベースクロック | 200 MHz | 100 MHz |
乗数 | 11.5x | 37.0x |
マルチプライヤロック解除 | No | Yes |
TDP | 115 W | 65 W |
市場 | Server/Workstation | Desktop |
---|---|---|
生産状況 | End-of-life | Active |
発売日 | Nov 14th, 2011 | Jul 7th, 2019 |
コードネーム | Interlagos | Picasso |
世代 | Opteron | Ryzen 5 |
パーツ | OS6276WKTGGGU | YD3400C5M4MFH YD3400C5FHBOX |
メモリサポート | DDR3 | DDR4-2933 MHz Dual-channel |
ECCメモリ | No | No |
PCIエクスプレス | Gen 2 | Gen 3 |
コア数 | 16 | 4 |
---|---|---|
スレッド数 | 16 | 8 |
SMP # CPUs | 4 | 1 |
統合グラフィックス | — | Radeon RX Vega 11 |
キャッシュ L1 | 768K | 96K (per core) |
---|---|---|
キャッシュ L2 | 16MB | 512K (per core) |
キャッシュ L3 | 8MB (per die) | 4MB (shared) |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). 8MB L3 cache shared per eight cores (per die). 14MB total L3 cache available when using HT Assist. | — |
---|
AES | Yes | Yes |
---|---|---|
AMD-V | Yes | Yes |
AMD64 | Yes | Yes |
AVX | Yes | Yes |
AVX2 | — | Yes |
BMI1 | — | Yes |
BMI2 | — | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
EVP | Yes | Yes |
F16C | — | Yes |
FMA3 | — | Yes |
FMA4 | Yes | — |
MMX | Yes | Yes |
Precision Boost | — | Yes |
SHA | — | Yes |
SMAP | — | Yes |
SMEP | — | Yes |
SMT | — | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | Yes |
SSE4.2 | Yes | Yes |
SSE4A | Yes | Yes |
SSSE3 | Yes | Yes |
XOP | Yes | — |