ソケット | AMD Socket AM3+ | Intel Socket 1155 |
---|---|---|
プロセスサイズ | 32 nm | 22 nm |
トランジスタ | 1,200 million | 1,400 million |
ダイサイズ | 315 mm² | 160 mm² |
パッケージ | µPGA | FC-LGA12C |
鋳造所 | — | Intel |
周波数 | 3.2 GHz | 3.3 GHz |
---|---|---|
ターボクロック | up to 4 GHz | up to 3.7 GHz |
ベースクロック | 200 MHz | 100 MHz |
乗数 | 16.0x | 33.0x |
マルチプライヤロック解除 | Yes | No |
電圧 | 1.425 V | — |
TDP | 95 W | 69 W |
市場 | Desktop | Server/Workstation |
---|---|---|
生産状況 | Active | unknown |
発売日 | Sep 2nd, 2014 | May 14th, 2012 |
コードネーム | Vishera | Ivy Bridge |
世代 | FX | Xeon E3 |
パーツ | FD832EWMW8KHKFD832EWMHKBOX | SR0P4 |
メモリサポート | DDR3 Dual-channel | DDR3 Dual-channel |
ECCメモリ | No | Yes |
PCIエクスプレス | Gen 2 | Gen 3, 16 Lanes(CPU only) |
コア数 | 8 | 4 |
---|---|---|
スレッド数 | 8 | 8 |
SMP # CPUs | 1 | 1 |
統合グラフィックス | — | — |
キャッシュ L1 | 384K | 64K (per core) |
---|---|---|
キャッシュ L2 | 8MB | 256K (per core) |
キャッシュ L3 | 8MB (shared) | 8MB (shared) |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). This processor comes with an unlocked multiplier, allowing users to set the multiplier value higher than the shipped | — |
---|
AES | Yes | — |
---|---|---|
AES-NI | — | Yes |
AMD-V | Yes | — |
AMD64 | Yes | — |
AVX | Yes | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
ECC | — | Yes |
EIST | — | Yes |
EVP | Yes | — |
FMA4 | Yes | — |
HT3.1 | Yes | — |
HTT | — | Yes |
Intel 64 | — | Yes |
MMX | Yes | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | — |
SSE4.2 | Yes | Yes |
SSE4A | Yes | — |
SSSE3 | Yes | Yes |
TXT | — | Yes |
Turbo Core | Yes | — |
VT-d | — | Yes |
VT-x | — | Yes |
XD bit | — | Yes |
XOP | Yes | — |