ソケット | AMD Socket AM3+ | AMD Socket FP5 |
---|---|---|
プロセスサイズ | 32 nm | 12 nm |
トランジスタ | 1,200 million | 4,940 million |
ダイサイズ | 315 mm² | 210 mm² |
パッケージ | µPGA | FP5 |
鋳造所 | — | GlobalFoundries |
tJMax | — | 105°C |
周波数 | 3.2 GHz | 2.1 GHz |
---|---|---|
ターボクロック | up to 4 GHz | up to 3.7 GHz |
ベースクロック | 200 MHz | 100 MHz |
乗数 | 16.0x | 21.0x |
マルチプライヤロック解除 | Yes | No |
電圧 | 1.425 V | — |
TDP | 95 W | 15 W |
市場 | Desktop | Mobile |
---|---|---|
生産状況 | Active | Active |
発売日 | Sep 2nd, 2014 | Jan 6th, 2019 |
コードネーム | Vishera | Picasso |
世代 | FX | Ryzen 5 |
パーツ | FD832EWMW8KHKFD832EWMHKBOX | YM3500C4T4MFG |
メモリサポート | DDR3 Dual-channel | DDR4 Dual-channel |
ECCメモリ | No | No |
PCIエクスプレス | Gen 2 | Gen 3 |
コア数 | 8 | 4 |
---|---|---|
スレッド数 | 8 | 8 |
SMP # CPUs | 1 | 1 |
統合グラフィックス | — | Radeon Vega 8 |
キャッシュ L1 | 384K | 96K (per core) |
---|---|---|
キャッシュ L2 | 8MB | 512K (per core) |
キャッシュ L3 | 8MB (shared) | 4MB (shared) |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). This processor comes with an unlocked multiplier, allowing users to set the multiplier value higher than the shipped | — |
---|
AES | Yes | Yes |
---|---|---|
AMD-V | Yes | Yes |
AMD64 | Yes | Yes |
AVX | Yes | Yes |
AVX2 | — | Yes |
BMI1 | — | Yes |
BMI2 | — | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
EVP | Yes | Yes |
F16C | — | Yes |
FMA3 | — | Yes |
FMA4 | Yes | — |
HT3.1 | Yes | — |
MMX | Yes | Yes |
Precision Boost | — | Yes |
SHA | — | Yes |
SMAP | — | Yes |
SMEP | — | Yes |
SMT | — | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | Yes |
SSE4.2 | Yes | Yes |
SSE4A | Yes | Yes |
SSSE3 | Yes | Yes |
Turbo Core | Yes | — |
XOP | Yes | — |