ソケット | AMD Socket FS1r2 | AMD Socket FP6 |
---|---|---|
プロセスサイズ | 32 nm | 7 nm |
トランジスタ | 1,178 million | 9,800 million |
ダイサイズ | 246 mm² | 156 mm² |
パッケージ | µPGA | FP6 |
鋳造所 | — | TSMC |
tJMax | — | 105°C |
周波数 | 1900 MHz | 2.1 GHz |
---|---|---|
ターボクロック | up to 2.8 GHz | up to 4 GHz |
ベースクロック | 100 MHz | 100 MHz |
乗数 | 19.0x | 21.0x |
マルチプライヤロック解除 | No | No |
電圧 | 1.3 V | — |
TDP | 35 W | 25 W |
市場 | Mobile | Mobile |
---|---|---|
生産状況 | unknown | Active |
発売日 | May 15th, 2012 | Jan 12th, 2021 |
コードネーム | Trinity | Lucienne |
世代 | A8 | Ryzen 5 |
パーツ | AM4500DEC44HJ | 100-000000375 |
メモリサポート | unknown | DDR4-4266 MHz Dual-channel |
ECCメモリ | No | No |
PCIエクスプレス | — | Gen 3, 12 Lanes(CPU only) |
コア数 | 4 | 6 |
---|---|---|
スレッド数 | 4 | 12 |
SMP # CPUs | 1 | 1 |
統合グラフィックス | Radeon HD 7640G | Radeon Graphics 448SP |
キャッシュ L1 | 192K | 64K (per core) |
---|---|---|
キャッシュ L2 | 4MB (shared) | 512K (per core) |
キャッシュ L3 | — | 8MB (shared) |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). 497MHz integrated graphics base core frequency, 655MHz maximum dynamic core frequency | — |
---|
AES | Yes | Yes |
---|---|---|
AMD-V | Yes | Yes |
AMD64 | Yes | Yes |
AVX | Yes | Yes |
AVX2 | — | Yes |
BMI1 | — | Yes |
BMI2 | — | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
EVP | Yes | Yes |
F16C | Yes | Yes |
FMA3 | Yes | Yes |
FMA4 | Yes | — |
MMX | Yes | Yes |
Precision Boost 2 | — | Yes |
SHA | — | Yes |
SMAP | — | Yes |
SMEP | — | Yes |
SMT | — | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | Yes |
SSE4.2 | Yes | Yes |
SSE4A | Yes | Yes |
SSSE3 | Yes | Yes |
Turbo Core | Yes | — |
XOP | Yes | — |