ソケット | AMD Socket AM3+ | AMD Socket AM4 |
---|---|---|
プロセスサイズ | 32 nm | 7 nm |
トランジスタ | 1,200 million | unknown |
ダイサイズ | 315 mm² | unknown |
パッケージ | µPGA | — |
鋳造所 | — | TSMC |
tCaseMax | — | 95°C |
周波数 | 3.1 GHz | 3.7 GHz |
---|---|---|
ターボクロック | up to 4 GHz | up to 4.6 GHz |
ベースクロック | 200 MHz | 100 MHz |
乗数 | 15.5x | 37.0x |
マルチプライヤロック解除 | Yes | Yes |
電圧 | 1.425 V | — |
TDP | 125 W | 65 W |
市場 | Desktop | Desktop |
---|---|---|
生産状況 | End-of-life | Active |
発売日 | Oct 12th, 2011 | Nov 5th, 2020 |
コードネーム | Zambezi | Vermeer |
世代 | FX | Ryzen 5 |
パーツ | FD8120FRGUBOXFD8120FRW8KGU | 100-000000065 |
メモリサポート | DDR3 Dual-channel | DDR4-3200 MHz Dual-channel |
ECCメモリ | No | No |
PCIエクスプレス | Gen 2 | Gen 4 |
コア数 | 8 | 6 |
---|---|---|
スレッド数 | 8 | 12 |
SMP # CPUs | 1 | 1 |
統合グラフィックス | — | — |
キャッシュ L1 | 384K | 64K (per core) |
---|---|---|
キャッシュ L2 | 8MB | 512K (per core) |
キャッシュ L3 | 8MB (shared) | 32MB |
ノート | 16KB L1 data cache per core. 64KB L1 instruction cache shared per two cores (per module). 2MB L2 cache shared per two cores (per module). This processor comes with an unlocked multiplier, allowing users to set the multiplier value higher than the shipped | This processor comes with an unlocked base clock multiplier, allowing users to set the multiplier value higher than shipped value, to facilitate better overclocking. |
---|
AES | Yes | Yes |
---|---|---|
AMD-V | Yes | Yes |
AMD64 | Yes | Yes |
AVX | Yes | Yes |
AVX2 | — | Yes |
BMI1 | — | Yes |
BMI2 | — | Yes |
CLMUL | Yes | — |
CVT16 | Yes | — |
EVP | Yes | Yes |
F16C | — | Yes |
FMA3 | — | Yes |
FMA4 | Yes | — |
HT3.1 | Yes | — |
MMX | Yes | Yes |
Precision Boost 2 | — | Yes |
SHA | — | Yes |
SMAP | — | Yes |
SMEP | — | Yes |
SMT | — | Yes |
SSE | Yes | Yes |
SSE2 | Yes | Yes |
SSE3 | Yes | Yes |
SSE4.1 | Yes | Yes |
SSE4.2 | Yes | Yes |
SSE4A | Yes | Yes |
SSSE3 | Yes | Yes |
Turbo Core | Yes | — |
XFR 2 | — | Yes |
XOP | Yes | — |